+ - دوره ۸ ‏(۱۳۹۶)
طراحی ضرب‌کننده‌های سری تشخیص دهنده خطا در منطق برگشت‌پذیر
عنوان (انگلیسی): Design of Error Detecting Serial Multipliers in Reversible Logic
نشریه: فصلنامه صنایع الکترونیک
شماره: فصلنامه صنایع الکترونیک (دوره: ۸، شماره: ۱ (بهار ۹۶))
نویسنده: فرشید اسلامی چلندر ، مجتبی ولی نتاج ، حمید جزایری
کلیدواژه‌ها : منطق برگشت‌پذیر ، ضرب کننده سری ، تشخیص خطا ، تحمل‌پذیری اشکال ، الگوریتم بوث ، نگهدارنده توازن
کلیدواژه‌ها (انگلیسی): Booth’s algorithm , Serial multiplier , Error detection , Parity preserving , Fault tolerance , Reversible logic
چکیده:

یکی از چالش برانگیزترین مشکلات در طراحی مدارهای الکترونیکی،‏ مسأله‌ی اتلاف انرژی است. منطق برگشت‌پذیر یکی از راه‌های کاهش اتلاف انرژی است. در این مقاله،‏ سه طرح برای ضرب‌کننده‌های تحمل‌پذیر اشکال از نوع سری با قابلیت تشخیص خطا پیشنهاد می‌شود. در طرح اول،‏ ضرب‌کننده‌ی علامت‌دار مبتنی بر الگوریتم Booth پایه بررسی شده و بر اساس مدار‌های مطرح شده تاکنون،‏ طرح بهینه‌ای برای این نوع ضرب‌کننده ارائه می‌شود. در طرح دوم،‏ ضرب‌کننده‌ی علامت‌داری بر پایه‌ی روشی موسوم به الگوریتم K ارائه می‌گردد که در آن پیچیدگی محاسباتی و هزینه‌ی کوانتومی نسبت به روش Booth تا حد زیادی کاهش می‌یابد. در آخرین طرح نیز یک ضرب‌کننده‌ی سری برای ضرب اعداد بدون علامت با روش add و shift پیشنهاد خواهد شد. مقایسه ضرب‌کننده‌های پیشنهادی با طرح‌های مشابه،‏ با توجه به معیارهای مقایسه‎‌ی مدارهای برگشت‌پذیر مانند هزینه‌ی کوانتومی،‏ تعداد خروجی‌های بلااستفاده،‏ تأخیر،‏ تعداد گیت‌ها و پیچیدگی محاسباتی،‏ بهبودهای مناسبی را نسبت به ضرب‌کننده‌های موجود نشان می‌دهد.

چکیده (انگلیسی):

Power consumption is one of the most challenging issues in design of electronic circuits. Reversible logic is a solution for power optimization. In this paper, we propose three fault-tolerant serial multiplier designs based on the reversible logic with error detection capability. The first proposed serial multiplier which is based on the Booth's algorithm utilizes a new arrangement of reversible gates. The second proposed serial multiplier for signed numbers is based on a newer algorithm called the K algorithm. This algorithm requires less cost compared to the Booth's algorithm. The third proposed fault-tolerant serial multiplier which is optimized for unsigned number multiplication is based on the conventional Add & Shift method. The comparative results show that the proposed multipliers are much better than the existing designs considering the main criterions used in reversible logic circuits which include quantum cost, number of gates, number of garbage outputs, delay, and computational complexity.

فایل مقاله : [دریافت (662.2 kB)] ‏189 دریافت تاكنون
صاحب امتیاز:
صنایع الکترونیک ایران
مدیر مسئول:
- - -
سردبیر:
آقای دکتر محمد کاظم مروج فرشی
مدیر داخلی:
علی طیبی